Entwicklung: 1989–2000
1989 dachte HP, dass RISC-Architekturen (Reduced InstructionSet Computing) bei einer Instruktion pro Zyklus stecken bleiben. HP-Forscher versuchten, eine neue Art von Prozessorarchitektur zu schaffen, die später als Explicitly Parallel Instruction Computing (EPIC) bezeichnet wurde und es dem Prozessor erlaubt, viele Befehle in jedem Taktzyklus zu verwenden. EPIC verwendet eine Form der Very Long Instruction Word (VLIW)-Architektur, bei der 1 Instruktionswort viele Instruktionen enthält. Bei EPIC prüft der Compiler, welche Instruktionen gleichzeitig verwendet werden können, so dass der Prozessor die Instruktionen ausführen kann, ohne dass komplizierte Methoden erforderlich sind, um zu sehen, welche Instruktionen gleichzeitig zu verwenden sind. Das Ziel dieser Idee ist es, eine bessere Inspektion des Codes zum Zeitpunkt der Kompilierung zu ermöglichen, um zusätzliche Möglichkeiten für mehrere Ausführungen auf einmal zu prüfen, und das Prozessordesign zu vereinfachen und Strom zu sparen, indem die Notwendigkeit von Instruktionen zur Laufzeitplanung entfällt.
HP war der Meinung, dass es für einzelne Unternehmenssystemfirmen wie HP nicht gut sei, proprietäre Prozessoren herzustellen, also arbeitete HP 1994 mit Intel zusammen, um die IA-64-Architektur zu schaffen, die mit den Ideen von EPIC erstellt wurde. Intel wollte bei der Schaffung des IA-64 große Anstrengungen unternehmen, in der Erwartung, dass der daraus resultierende Prozessor von den meisten Unternehmenssystemen genutzt werden würde. HP und Intel hatten große Designanstrengungen unternommen, um 1998 das erste Itanium-Produkt, Merced, herzustellen.
Während der Erstellung dachten Intel, HP und andere Branchenanalysten, dass IA-64 in Servern, Workstations und Desktop-Rechnern sehr beliebt sein würde und eines Tages RISC- und CISC-Architekturen (Complex Instruction Set Computing) für Mehrzweckanwendungen ersetzen würde. Compaq und Silicon Graphics stellten die Arbeit an ihren Alpha- und MIPS-Architekturen ein, um zur Itanium-Architektur überzugehen.
Viele Gruppen schufen Betriebssysteme für Itanium, darunter Microsoft Windows, OpenVMS, Linux und UNIX-Typen wie HP-UX, Solaris, Tru64 UNIX und Monterey/64 (die letzten drei wurden nie mit der Arbeit an Itanium abgeschlossen). Bis 1997 stellten viele fest, dass die Itanium-Architektur und der Compiler schwieriger zu benutzen waren, als sie dachten. Technologische Probleme wie die sehr hohen Transistorzahlen, die für die großen Befehlswörter und die großen Caches benötigt werden. [] Es gab auch Probleme mit dem Projekt, da die beiden Teile des Teams unterschiedliche Methoden verwendeten und leicht unterschiedliche Prioritäten hatten. Da Merced der erste EPIC-Prozessor war, hatte seine Erstellung mehr Probleme, als das Team gedacht hatte. Darüber hinaus erforderte das EPIC-Konzept verschiedene Compiler-Fähigkeiten, die noch nie zuvor erstellt worden waren, so dass mehr Forschung erforderlich war. []
Intel gab den Namen des Prozessors, Itanium, am 4. Oktober 1999 bekannt. In nur wenigen Stunden wurde der Name Itanic als Witz benutzt, (eine Anspielung auf die Titanic, das "unsinkbare" Schiff, das 1912 sank ("Itanium + Titanic = Itanic")). "Itanic" wurde auch von "The Register" und anderen benutzt, um zu sagen, dass die Investition von mehreren Milliarden Dollar in Itanium und die frühe Nachfrage danach nichts bedeuten würde, weil sie dachten, dass Itanium scheitern würde.
Itanium (Merced): 2001
| Itanium (Merced) |
|  |
| Produziert | Von Juni 2001 bis Juni 2002 |
| Übliche(r) Hersteller | |
| Max. CPU-Taktfrequenz | 733 MHz bis 800 MHz |
| FSB-Geschwindigkeiten | 266 MT/s |
| Befehlssatz | Itanium |
| Anzahl der Kerne | 1 |
| L2-Cache | 96 KB |
| L3-Cache | 2 oder 4 MB |
| Steckdose(n) | |
| Kernname(n) | |
Als Itanium im Juni 2001 auf den Markt kam, war seine Leistung den konkurrierenden RISC- und CISC-Prozessoren nicht überlegen. Itanium konkurrierte mit Systemen mit niedrigem Stromverbrauch (hauptsächlich 4-CPU- und kleine Systeme) mit Servern, die auf x86-Prozessoren basieren, und mit Hochleistungssystemen wie der POWER-Architektur von IBM und der SPARC-Architektur von Sun Microsystems. Intel verlagerte Itanium auf die Zusammenarbeit mit dem High-Power-Geschäft und HPC-Computing und versuchte, den erfolgreichen Markt von x86 zu kopieren (d.h. 1-Architektur, viele Systemanbieter). Der Erfolg der ersten Prozessor-Version bestand nur darin, PA-RISC in HP-Systemen, Alpha in Compaq-Systemen und MIPS in SGI-Systemen zu ersetzen, aber IBM stellte auch einen Supercomputer her, der auf dieser Architektur basierte. POWER und SPARC waren stark, und die x86-Architektur wuchs aufgrund der leichteren Skalierbarkeit und der sehr großen Installationsbasis mehr in den Unternehmensbereich hinein.
Nur ein paar tausend Systeme mit dem ersten Itanium-Prozessor, Merced, wurden verkauft, da die Leistung schlechter, die Kosten hoch und die Software weniger Itanium-gefertigt war. Intel erkannte, dass Itanium mehr native Software benötigte, um gut zu funktionieren, so dass Intel Tausende von Systemen für unabhängige Softwareanbieter herstellte, um ihnen bei der Herstellung von Itanium-Software zu helfen. HP und Intel brachten den zweiten Itanium-Prozessor, Itanium 2, ein Jahr später auf den Markt.
Itanium 2: 2002-2010
| Itanium 2 (McKinley) |
|  |
| Produziert | Von 2002 bis 2010 |
| Entworfen von | Intel |
| Übliche(r) Hersteller | |
| Max. CPU-Taktfrequenz | 900 MHz bis 2,53 GHz |
| Befehlssatz | Itanium |
| Anzahl der Kerne | 1, 2, 4 oder 8 |
| L2-Cache | 256 KB auf Itanium2 256 KB (D) + 1 MB(I) oder 512 KB (I) auf (Itanium2 9x00 Serie) |
| L3-Cache | 1,5-32 MB |
| Steckdose(n) | - PAC611
- FC-LGA6 (LGA1248) (Baureihe Itanium 9300)
|
| Kernname(n) | - McKinley
- Madison
- Hondo
- Deerfield
- Montecito
- Montvale
- Tukwila
- Poulson
|
Der Itanium-2-Prozessor wurde 2002 für Unternehmensserver und nicht für alle Hochleistungsrechner auf den Markt gebracht. Die erste Version von Itanium 2, mit dem Codenamen McKinley, wurde von HP und Intel entwickelt. Sie behebt viele der Probleme des 1. Itanium-Prozessors, die hauptsächlich durch ein schlechtes Speichersubsystem verursacht wurden. McKinley hatte 221 Millionen Transistoren (25 Millionen davon waren für die Logik) und war 19,5 mm x 21,6 mm (421 mm2) groß und wurde mit einem 180-nm-Designprozess und einem CMOS-Prozess mit 6 Aluminiumschichten hergestellt.
Im Jahr 2003 brachte AMD den Opteron heraus, der die erste x86-64-Architektur (damals AMD64 genannt) implementierte. Opteron war viel erfolgreicher, weil es ein einfaches Upgrade von x86 war. Intel implementierte x86-64 in seine Xeon-Prozessoren im Jahr 2004.
Intel brachte 2003 einen neuen Itanium-2-Prozessor mit dem Codenamen Madison auf den Markt. Madison verwendete einen 130-nm-Prozess und war die Grundlage aller neuen Itanium-Prozessoren bis Juni 2006.
Im März 2005 gab Intel bekannt, dass es an einem neuen Itanium-Prozessor mit dem Codenamen Tukwila arbeitet, der 2007 auf den Markt kommen soll. Tukwila würde über 4 Prozessorkerne verfügen und den Itanium-Bus durch eine neue gemeinsame Systemschnittstelle ersetzen, die auch von einem neuen Xeon-Prozessor verwendet werden würde. Später in diesem Jahr änderte Intel das Veröffentlichungsdatum von Tukwila auf Ende 2008.
Im November 2005 arbeiteten die größten Itanium-Serverhersteller mit Intel und vielen Softwareherstellern zusammen, um die Itanium Solutions Alliance zu gründen, um die Architektur zu fördern und die Softwareportierung zu beschleunigen. Die Allianz sagt, dass ihre Mitglieder bis zum Ende des Jahrzehnts 10 Milliarden Dollar in Itanium-Lösungen investieren würden.
Im Jahr 2006 lieferte Intel den Montecito (vermarktet als Itanium 2 9000 Serie), einen 2-Kern-Prozessor, der etwa die doppelte Leistung und 20% weniger Energieverbrauch hatte.
Intel veröffentlichte die Itanium 2 9100-Serie mit dem Codenamen Montvale im November 2007. Im Mai 2009 wurde die Freigabe für Tukwila, den Nachfolger von Montvale, erneut geändert, wobei die Freigabe für OEMs für das erste Quartal 2010 geplant ist.
Itanium 9300 (Tukwila): 2010
Der Prozessor der Itanium 9300-Serie mit dem Codenamen Tukwila wurde am 8. Februar 2010 mit größerer Leistung und größerer Speicherkapazität auf den Markt gebracht.
Tukwila verwendet einen 65 nm-Prozess, hat zwei bis vier Kerne, bis zu 24 MB CPU-Cache, Hyper-Threading-Technologie und neue Speicher-Controller. Außerdem verfügt er über eine Datenkorrektur mit doppelter Vorrichtung, die zur Behebung von Speicherproblemen beiträgt. Tukwila hat auch Intel QuickPath Interconnect (QPI), um die Itanium-Busarchitektur zu ersetzen. Er hat eine maximale Bandbreite des Innenprozessors von 96 GB/s und eine maximale Speicherbandbreite von 34 GB/s. Bei QuickPath verfügt der Prozessor über eingebaute Speichercontroller, die den Speicher über QPI-Schnittstellen zur Kommunikation mit anderen Prozessoren und E/A-Hubs steuern. QuickPath wird auch mit Intel-Prozessoren verwendet, die die Nehalem-Architektur verwenden, so dass Tukwila und Nehalem in der Lage sein könnten, dieselben Chipsätze zu verwenden. Tukwila verfügt über vier Speicher-Controller, von denen jeder mehrere DDR3-DIMMs über einen separaten Speicher-Controller unterstützt, ähnlich wie der Nehalem-Xeon-Prozessor mit dem Codenamen Beckton.
Itanium 9500 (Poulson): 2012
| | Dieser Artikel muss aktualisiert werden. Sie können Wikipedia helfen, indem Sie ihn aktualisieren. (März 2014) |
Der Prozessor der Itanium 9500-Serie mit dem Codenamen Poulson ist der Nachfolgeprozessor von Tukwila und wurde am 8. November 2012 veröffentlicht. Intel sagt, dass er die 45-nm-Prozesstechnologie überspringt und stattdessen die 32-nm-Prozesstechnologie verwendet; er verfügt über 8 Kerne, hat eine 12-fache Issue-Architektur, Multi-Threading-Erweiterungen und neue Anweisungen für Parallelität, einschließlich Virtualisierung. Die Poulson L3-Cache-Größe beträgt 32 MB. Die L2-Cache-Größe beträgt 6 MB, 512 I KB, 256 D KB pro Kern. Die Größe von Poulson beträgt 544 mm², weniger als die Größe von Tukwila (698,75 mm²).
Auf der ISSCC 2011 präsentierte Intel einen Vortrag mit dem Titel "Ein 32-nm-3,1-Milliarden-Transistor-12-Wide-Issue-Itanium-Prozessor für missionskritische Server". Angesichts Intels Geschichte des Austauschs von Details über Itanium-Mikroprozessoren am ISSCC bezieht sich dieses Papier höchstwahrscheinlich auf Poulson. Der Analyst David Kanter spekuliert, dass Poulson eine neue Architektur mit einer fortschrittlicheren Form von Multi-Threading verwenden wird, die bis zu zwei Threads verwendet, um die Leistung für Single-Threaded- und Multi-Threaded-Arbeiten zu verbessern. Neue Informationen wurden auf der Hot Chips-Konferenz veröffentlicht.
Die neuen Informationen beanspruchen Verbesserungen beim Multithreading, Zuverlässigkeitsverbesserungen (Instruction Replay RAS) und einige neue Anweisungen (Thread-Priorität, Integer-Anweisung, Cache-Vorabruf, Hinweise zum Datenzugriff).
In Intels Produktänderungsmitteilung (PCN) 111456-01 listete sie 4 Modelle von Itanium-CPUs der Serie 9500 auf, die in einer überarbeiteten Version des Dokuments entfernt wurden. Die Teile wurden später in Intels MDDS-Datenbank (Material Declaration Data Sheets) aufgelistet. Intel hat später ein Itanium-9500-Referenzhandbuch veröffentlicht.
Die Modelle sind:
| Nummer des Prozessors | Häufigkeit |
| 9520 | 1,73 GHz |
| 9540 | 2,13 GHz |
| 9550 | 2,4 GHz |
| 9560 | 2,53 GHz |